Cómo realizar correctamente la prueba ESD a nivel del sistema de alta

Hoy en día, las conexiones de cable USB de alta velocidad están en todas partes, con velocidades de datos de hasta 10 Gb/s como en los dispositivos USB3 Superspeed+, o incluso superiores. Dado que los usuarios finales conectan los cables USB en sus hogares, lo que representa entornos electrostáticos inseguros, los proveedores de sistemas requieren altos niveles de robustez ESD a nivel del sistema, típicamente descarga de contacto de 15 kV según IEC 61000-4-2 [1].

No es un asunto trivial interpretar correctamente los resultados de las pruebas a nivel del sistema en tableros de alta velocidad. Los fabricantes de placas (OEM) evalúan la solidez ESD de su sistema mediante pruebas de pistola, no siempre de acuerdo con el estándar IEC. En particular, los terminales expuestos a menudo se descargan directamente. Este procedimiento es similar al Human Metal Model (HMM) [2]. Sin embargo, un estudio interlaboratorio reciente de toda la industria [3,4] mostró una variación muy grande en las pruebas HMM de hasta 5 kV. Una de las principales causas de la irreproducibilidad son los artefactos de armas, que se analizarán a continuación.

Se demostrará que la prueba HMM de 50 Ω proporciona una prueba mucho más reproducible que, además, se correlaciona muy bien con las simulaciones SEED [5] del sistema. Incluso en este caso, las fallas tempranas del primer pico pueden conducir a resultados de prueba significativamente más bajos de lo esperado, porque las inductancias en el sistema determinan la distribución actual entre la protección y el SoC en el primer pico a niveles bajos de corriente. La causa raíz se describe en detalle a continuación y se propondrán soluciones de protección efectivas.

¿Qué puedo esperar al disparar una pistola ESD en una placa de interfaz USB3?

Se utiliza un NoiseKen ESS-2000AX con una pistola TC815R para aplicar una descarga de contacto en una entrada RX del conector USB de la placa (Figura 1). La placa se inserta en una ranura PCI de una PC. El voltaje de la pistola comienza en 200 V y aumenta en pasos de 100 V hasta que la placa falla funcionalmente, lo que se detecta al insertar un enchufe de bucle invertido Passmark PMUSB3 en el puerto USB que monitorea la tasa de datos. Si falla la transferencia de datos USB3 a 5 Gb/s, la placa vuelve a cambiar a la transferencia de datos USB2 a 480 Mb/s, a través de pines separados.

Se encontró que sin protección integrada, la placa falla a 600 V, que es la solidez ESD inherente del USB3 IC. Con protección, el nivel de falla varía de aproximadamente 1 kV a 5 kV, que es inesperadamente bajo y también altamente irreproducible.

¿Cómo verifico si el arma cumple con las especificaciones?

Siempre verifique primero la calibración de la forma de onda de la pistola disparando a un objetivo de calibración Pellegrini de 2 Ω montado en un plano de tierra suficientemente grande. La Figura 2 muestra un ejemplo de tres formas de onda de corriente a 1 kV, registradas con una sonda Fischer-F65 conectada a un osciloscopio Tektronix DPO7254 de 2,5 GHz. Se muestra que la reproducibilidad de las descargas en el objetivo de Pellegrini de 2 Ω es muy buena y la forma de onda de corriente cumple con las especificaciones: para una descarga de 1 kV, el estándar [1] estipula una amplitud del primer pico de 3,75 A con una desviación máxima de 15 % y una 2ª amplitud de pico de 2 A con una desviación máxima del 30%.

Luego, de acuerdo con la recomendación de mejores prácticas de HMM [2], se verifica la forma de onda de la pistola en el USB3 RX en una PC (Figura 3). El chasis de la PC define el terreno en este caso.

La pistola se dispara a un adaptador SMA conectado a la entrada RX de una placa USB3, colocada aquí en una ranura PCI de una placa base Gigabyte X99SLI. El arma se ajustó a descargas repetidas (una por segundo). Se sostuvo con la mano mientras su punta estaba sostenida por el conector SMA. Por lo tanto, no se produjeron cambios intencionales en la configuración entre las descargas. Sin embargo, la forma de onda actual es mucho menos reproducible en esta configuración. La Figura 4 muestra que el segundo pico permanece estable y en el objetivo (2 A), pero la amplitud del primer pico ahora varía entre el 65 % y el 125 % del objetivo de 3,75 A a 1 kV, lo que claramente está fuera de especificación (± 15 % [1 , 2]), a diferencia de las formas de onda actuales en el objetivo de Pellegrini (cf. Figura 2).

La amplitud del primer pico está determinada por el acoplamiento capacitivo de la tierra del arma con la tierra del mundo, que obviamente está influenciado por el plano de tierra alrededor del EUT. El impacto del plano de tierra se puede estudiar utilizando un objetivo Pellegrini con y sin un gran plano de tierra. Sin plano de tierra, el primer pico disminuye en un 40 %, lo que puede explicar la menor amplitud de la Figura 4. No está claro qué causa exactamente los cambios no intencionales en el acoplamiento capacitivo durante el zapping repetitivo.

¿Se puede disparar el arma aunque no apreté el gatillo?

Durante las pruebas de armas, se observó que a veces la PC se reiniciaba cuando la pistola tocaba su chasis, aunque no se había apretado el gatillo. Debido a que se sospechaba que quedaba algo de carga en el arma, se empleó un medidor de campo eléctrico Warmbier EFM51 para medir el campo eléctrico de voltaje a 2 cm de la punta del arma. Se encontró que, después de que el arma había sido disparada contra el objetivo previsto, su punta se carga de nuevo, por lo general a alrededor del 10% de su voltaje preestablecido en 30 s. Se observó el mismo efecto en otra pistola, una Schloeder SESD 30000.

La carga involuntaria del arma recuerda el problema del pulso de arrastre en los probadores de HBM que se descubrió hace unos 10 años [6,7]. La corriente de fuga en sí misma es muy pequeña, del orden de unos pocos µA, pero si golpea una protección con una fuga muy baja, el voltaje a través de la protección aumentará hasta su voltaje de sujeción. Este efecto se puede observar utilizando un osciloscopio Tektronix TDS754 de 500 MHz de alto valor óhmico (10 MΩ) conectado a una protección con un voltaje de sujeción de 6 V y una corriente de fuga muy por debajo de 1 nA. La Figura 5 muestra el pulso final de una pistola Schloeder después de una descarga de 1 kV. Se indica el pulso IEC. Su forma de onda no se puede resolver en esta escala de tiempo. La corriente de fuga se puede estimar en 1 kV / 50 M Ω, lo que da como resultado Ifuga » 20 µA.

Esta corriente es demasiado pequeña para dañar una entrada RX directamente, pero si la entrada es de alto valor óhmico, experimentará 6 V en su entrada durante 10 ms, lo que puede dañar fácilmente los óxidos de puerta sensibles. Sin embargo, un USB3 RX tiene una terminación de 50 Ω, lo que provocaría un cortocircuito en cualquier pulso final de baja corriente. Sin embargo, en una terminación conmutada, existe la posibilidad de que un trastorno de una descarga anterior pueda poner la aplicación USB en un estado de alta impedancia.

¿Qué sucede si no doy en el blanco cuando aprieto el gatillo?

Cuando la pistola se dispara sin que la punta toque un objetivo, la punta se carga hasta el voltaje preestablecido. Esto significa que se carga un capacitor de alrededor de 40 pF desde la punta hasta la tierra interna del arma [8] (Figura 6). Si la punta cargada toca posteriormente cualquier objetivo, el capacitor de 40 pF se descarga a través del DUT y Cg (Figura 7).

La forma de onda es similar a un primer pico típico, pero dado que la resistencia de 330 Ω ahora no está en la ruta de corriente, la corriente solo está limitada por la impedancia de onda de Ltip y la resistencia Rd del dispositivo bajo prueba, lo que significa que son posibles picos de corriente muy altos . La Figura 7 ilustra este efecto. En comparación con una descarga controlada en el objetivo de Pellegrini, dicha descarga perdida no presenta un segundo pico, ya que el condensador del cañón de 150 pF no está descargado, pero la amplitud del primer pico puede ser mucho mayor que la amplitud nominal. Se observaron los primeros valores de corriente pico de hasta 2,5 veces la corriente nominal.

¿Puede dañarse el sistema con la radiación de la pistola acoplada electromagnética?

Incluso si se excluyen las causas de error mencionadas anteriormente, puede seguir siendo difícil obtener resultados de prueba de pistola reproducibles. La explicación más probable para la variación restante es el acoplamiento electromagnético de la punta de la pistola a las huellas y los pines IO en la placa que no están protegidos por la protección integrada, como lo describió anteriormente el grupo de trabajo de HMM [2,3]. De hecho, el uso de una sonda de bucle de 10 mm de diámetro mostró voltajes de hasta 5 V alrededor del SoC USB3 cuando se disparó la pistola contra el RX en el otro lado del tablero, a 10 cm de distancia. La investigación sistemática del acoplamiento EM es compleja [9,10] y está fuera del alcance de este artículo, pero estos ejemplos ilustran una vez más la volatilidad de las pruebas de pistola en PCB en otro sistema.

¿Qué tan reproducible es una prueba de pistola en tarjetas de interfaz de alta velocidad?

Hemos encontrado que en una configuración típica utilizada por los OEM para la prueba del sistema, el segundo pico es relativamente estable y siempre dentro de las especificaciones, pero la amplitud de corriente del primer pico puede variar del 50 % al 250 % o más del valor nominal de acuerdo con el modelo HMM. Además, las descargas perdidas difíciles de prevenir pueden incluso producir corrientes o voltajes superiores a los permitidos en la especificación IEC 61000-4-2.

¿Hay una mejor manera de realizar pruebas de nivel de sistema en tarjetas de interfaz de alta velocidad?

Un sistema HMM de 50 Ω generalmente proporciona una reproducibilidad mucho mejor. Mostraremos esto mediante el uso de un sistema HPPI 3010C TLP, que también es capaz de generar formas de onda HMM en 50 Ω.

Primero, determinamos la firma de falla de un IC USB desprotegido realizando una prueba HMM de la placa sin protección. En la Figura 8 se muestra una curva HMM IV típica para el IC en sí mismo.

La medición de HMM se interrumpió cada 100 mA para realizar pruebas funcionales. Esto se hizo insertando la placa en una ranura PCI de la PC y realizando una prueba de la conexión USB3 utilizando el conector de bucle invertido Passmark USB.

Se encontró que la falla funcional ocurre en un segundo pico de corriente de 1.8 A (Figura 8 – recuadro). El primer pico de corriente en este ajuste es de 2,4 A y el primer pico de voltaje es de 23 V. La falla de la protección IC interna, indicada por una mayor fuga, no ocurre hasta los 4,7 A del segundo pico de corriente.

Otras mediciones muestran que los pulsos de polaridad negativa son menos críticos. La falla no ocurre hasta un primer pico de corriente de -5.4 A. Por lo tanto, nos enfocaremos en el pico positivo en el resto de este artículo.

¿La Falla del Sistema Ocurre en el Primer o en el Segundo Pico?

Para separar el efecto del primer y segundo pico, las pruebas TLP y vf-TLP se realizaron por separado en tableros nuevos sin protección. La Figura 9 muestra las formas de onda de corriente y voltaje de la medición vf-TLP de 1 ns/600 ps después de que ocurre una falla funcional. La corriente de falla es de 2,5 A y el voltaje de falla es de 21 V, lo que concuerda muy bien con los resultados del HMM.

Estos resultados indican claramente que las fallas funcionales ocurren cuando el primer pico alcanza alrededor de 2,5 A. La figura 8 (recuadro) muestra que en un primer pico de corriente de 2,5 A, la corriente en el segundo pico es solo de 1,8 A, es decir, mucho menor que It2 = 4,1 A. Además, como se mencionó anteriormente, la falla funcional a 2,5 A de la primera corriente máxima corresponde a la firma de falla observada en las pruebas HMM.

Tenga en cuenta que una corriente de falla de 2,5 A puede parecer baja, pero es típica de los SoC de comunicación de alta velocidad. La primera forma de onda de corriente pico es comparable a una carga CDM, aunque con un tiempo de subida algo más lento. Una publicación reciente de JEDEC [11] enumera las corrientes máximas CDM esperadas para dispositivos de 10-20 Gb/s como 2-3 AA 2.5 A de amplitud se traduce en un voltaje de falla CDM equivalente de aproximadamente 150 V, teniendo en cuenta la capacitancia del paquete [12] .

El hecho de que el primer pico provoque una falla funcional sin causar ningún aumento de fuga perceptible sugiere que el modo de falla es probablemente una falla de óxido de puerta.

¿Pero el voltaje de falla es mucho más alto que el voltaje de falla del óxido de puerta...?

El voltaje de la puerta interna y el voltaje medido externamente no son idénticos. ¿Cuál es el voltaje interno en el silicio SoC cuando se observa un voltaje externo Vt2 = 21V?

El SoC está conectado por cable. A partir de la longitud de los cables de unión, se estima que la inductancia SoC es de aproximadamente 3,5 nH. El voltaje correspondiente durante la pendiente ascendente del primer pico es de aproximadamente V = L.di/dt ≈ 14,5 V para dt ≈ 0,6 ns. Esto produce un voltaje de falla de SoC interno de aproximadamente Vf = 21-14,5 V = 6,5 V.

El OEM confirmó que el SoC se fabrica con una tecnología CMOS de 65 nm con un grosor de óxido de puerta de 1,9 nm. El voltaje de ruptura del óxido de puerta NMOS para un óxido de puerta de este tipo con una duración de pulso de 1 ns es de aproximadamente BVox = 6,4 V [13]. Esto confirma la suposición de que ocurre una falla funcional, porque se excede BVox ≈ 6,4 V a 2,5 A de la primera corriente pico.

A un primer pico de corriente de 2,5 A, la corriente en el segundo pico es de 1,8 A y la tensión de 3,8 V, de los cuales 0,5 V se deben al sobreimpulso inductivo, que es menor debido al mayor tiempo de subida (dt = 10 ns). Por lo tanto, el voltaje en el segundo pico es demasiado bajo para causar daños por óxido de puerta.

Además, también se realizaron pruebas de pistola en las placas USB sin protección. Mostraron un nivel de falla de 600 V, lo cual es consistente con un primer pico Ifail = 2.5 A, ya que 1kV corresponde a un primer pico de corriente de 3.75 A.

¿Qué sucede si agrego una protección a bordo?

Primero investiguemos la respuesta eléctrica de una placa USB3 con protección usando la prueba TLP (Figura 11), ya que las medidas son más fáciles de interpretar. Se elige un tiempo de subida de 0,6 ns por compatibilidad con un pulso HMM. Hay una resistencia en serie integrada Rb = 1 Ω (cf. Figura 1). El recuadro muestra el comienzo de la forma de onda de voltaje de cada curva justo antes de la activación (azul) y justo después (verde).

Considere primero la curva IV: a corrientes TLP bajas, el voltaje está por debajo de Vt1 y la protección aún no se ha disparado. Toda la corriente, por lo tanto, fluye hacia la protección interna del SoC. La Figura 11 muestra que la protección interna se dispara a aproximadamente 1 V y que tiene un Rs ≈ 1,5 Ω (cf. Figura 1). Con Rb adicional = 1 Ω, la resistencia total en el camino hacia el SoC es de aproximadamente 2,5 Ω. A aproximadamente 0,6 A, se supera la tensión de activación Vt1 ≈ 8 V y la corriente fluye a través de la protección de la placa. Luego, el voltaje cae al voltaje de recuperación de protección Vsb ≈ 1,7 V. Tenga en cuenta que Vt1 ya se alcanzó en el sobreimpulso inicial del pulso TLP. Este exceso se debe a la inductancia total de alrededor de 5 nH en la ruta hacia el SoC (3,5 nH para los cables de unión del SoC y 1,5 nH adicionales para las trazas de PCB no ideales y la resistencia de 1 Ω). Esto produce un sobreimpulso de voltaje estimado de aproximadamente 5,5 V, que concuerda bien con el sobreimpulso observado de aproximadamente 6 V en la Figura 11.

Esto ilustra que cualquier inductancia entre la protección integrada y la del chip ayuda a activar la protección integrada. Es importante tener en cuenta que la inductancia de la protección integrada de aproximadamente 3 nH (principalmente debido a sus cables de enlace) no afecta el voltaje de disparo. Esto se debe a que hasta que se activa la protección, no fluye corriente a través de la protección y, por lo tanto, no hay L.dI/dt a través de la inductancia de protección. La protección se dispara a una corriente muy baja de alrededor de It1 ≈ 50mA. Por tanto, inmediatamente después del disparo L.dI/dt de la protección es muy pequeña, del orden de 0,25 V.

Sin embargo, para corrientes más altas, la inductancia de protección ya no puede despreciarse, como veremos a continuación.

La medición de TLP de la placa USB3 con protección integrada demuestra que la causa raíz de las fallas prematuras no está relacionada con una falla de activación de la protección. La protección se dispara a I ≈ 0,6 A de corriente TLP, que corresponde al segundo pico de corriente de una descarga HMM. El primer pico de corriente correspondiente es aproximadamente el doble de esta corriente, es decir, aproximadamente 1,2 A. Esto es mucho más bajo que los 2,4 A en los que falla el SoC (consulte la sección anterior). Por lo tanto, podemos excluir la falla del activador de protección como causa raíz.

¿Cómo puedo medir la corriente residual y el voltaje en el circuito integrado?

La corriente residual en el IC se ha definido (Figura 12, de [14]) como la corriente ESD que no fluye hacia el TVS externo sino hacia el IC. La magnitud depende de las impedancias relativas en cada uno de los caminos de corriente y el voltaje de la protección interna y externa. El voltaje residual es el voltaje en el pin del IC que se protegerá, que se encuentra a través de los componentes de la placa conectados al TVS.

No es fácil medir la corriente residual en el RX (Figura 1) sin modificar la placa, por ejemplo, agregando un bucle de corriente integrado alrededor de la traza. Además, la conexión de la puerta está oculta detrás de los cables de enlace, por lo que no podemos medir el voltaje de la puerta directamente. Para medir estos parámetros, construimos una placa de evaluación del sistema USB3, que imita de cerca los componentes reales.

El esquema de la entrada RX protegida de la placa USB3, que se muestra en la Figura 1, se puede simplificar en el diagrama de reemplazo que se muestra en la Figura 13.

Lc y Rc representan la inductancia y resistencia de protección, Lb y Rb la inductancia y resistencia de la placa equivalente y, por último, Ls y Rs la inductancia y resistencia del SoC.

Dado que los nodos SoC internos no son accesibles para las mediciones eléctricas, se construyó una placa de evaluación (Figura 14), en la que dos diodos con polarización directa reemplazan la protección interna. Un diodo representa el diodo ascendente de la protección basada en rieles en el SoC y el segundo, la abrazadera. Al medir el voltaje en el punto P, se puede deducir la corriente en el SoC de reemplazo. La corriente de la pistola en el punto A se mide mediante una sonda de corriente Tektronix F-65.

La Figura 15 muestra las corrientes medidas en el SoC de reemplazo, en comparación con la corriente total de la pistola para una descarga de pistola de 1 kV. El segundo pico se reduce significativamente (10x) por la protección, pero el primer pico solo se reduce 3x.

La razón de esta diferencia es la impedancia dinámica Z = ωL de las inductancias en protección, SoC y PCB. Debido al rápido tiempo de subida en el primer pico (correspondiente a una alta frecuencia), la impedancia es más significativa en el primer pico y prácticamente insignificante en el segundo. Por lo tanto, en el primer pico se establece una distribución de corriente inductiva entre la protección y el SoC. Los valores de inductancia producen una corriente en el SoC que es aproximadamente el 40 % de la corriente total de la pistola durante el primer pico. Esto implica que, aunque la protección se activa, todavía el 40 % de la primera corriente máxima fluye hacia el SoC.

¿Puedo simular descargas a nivel del sistema?

La distribución de corriente inductiva se puede simular usando un enfoque de simulación SEED [5] usando el esquema de la Figura 14. La comparación de la Figura 15 y la Figura 16 muestra que las formas de onda de corriente simuladas y medidas concuerdan muy bien. Las simulaciones reproducen muy bien la diferencia en la reducción máxima observada en las mediciones.

Entonces, ¿por qué la junta falla prematuramente?

En la sección anterior, hemos demostrado que el SoC USB3 falla una vez que el primer pico de corriente supera los 2,4 A. En esta corriente, el voltaje, incluido el sobreimpulso inductivo en la protección, es de aproximadamente 21 V, que es claramente mayor que el voltaje de activación Vt1 = 8 V La inductancia de la protección no afecta la activación de la protección, pero reduce la cantidad del primer pico de corriente que la protección puede desviar, lo que pone en riesgo el SoC con corrientes más altas. El nivel de falla esperado de la placa con protección es de 2,4 A / 40% = 6 A. Esto daría como resultado un voltaje de falla de pistola esperado de alrededor de 2,5 kV (teniendo en cuenta el primer pico reducido debido a una conexión a tierra de pistola insuficiente en la PC).

Cuando se prueba la placa USB3 en la PC, se encontró que la variabilidad en los resultados de la prueba de la pistola era muy grande: se encontraron niveles de falla entre 1 kV y 5 kV. Los siguientes factores explican este resultado:

El factor crítico que determina la falla de la placa USB3 es la primera corriente en el SoC. Una vez superados los 2,5 A, se produce un fallo funcional permanente.

Debido a la distribución de corriente inductiva entre la protección y el SoC, una gran cantidad de corriente residual fluye hacia el SoC, aunque la protección se ha activado, lo que produce un nivel de paso del sistema inferior al esperado, de alrededor de 2,5 kV.

La gran variabilidad en el primer pico de corriente de la pistola NoiseKen (50-250 %) provoca una gran variación en los niveles de aprobación de la prueba de la pistola de 1 kV a 5 kV.

¿Cómo podemos mejorar la protección de las interfaces de alta velocidad?

En primer lugar, el diseño cuidadoso de la placa para evitar parásitos relacionados con los rastros de PCB [14] puede afectar significativamente el rendimiento general de ESD. Pero también es posible mejorar los dispositivos de protección. La protección utilizada en los capítulos anteriores fue de alambre. Los hilos de unión tienen una inductancia en serie significativa. Una solución consiste en utilizar un paquete con pilares de Cu en lugar de hilos de unión [16], lo que reduce la inductancia en serie de la protección.

La inductancia efectiva es difícil de medir directamente pero puede obtenerse comparando el punto de 3 dB en las mediciones de pérdida de inserción de ambas protecciones [16]. Las inductancias resultantes son de 3 nH para la protección con hilos y de alrededor de 1 nH para la de pilares de Cu.

Una solución aún más eficaz es utilizar un estrangulador de modo común con protección integrada [17], que añade unos 35 nH de inductancia entre la protección y el SoC. Debido a que las inductancias de ambas líneas diferenciales están acopladas, la inductancia efectiva del modo diferencial es prácticamente cero. Por lo tanto, un estrangulador de modo común puede mejorar significativamente la protección ESD del sistema sin afectar negativamente a ninguna señal diferencial (datos).

Las tres soluciones con cables de conexión, pilares de cobre y estrangulador de modo común se compararon mediante mediciones y simulaciones SEED. Los resultados de las mediciones del primer pico en una placa de evaluación del sistema (consulte la sección anterior) se muestran en la Figura 17 y se comparan con las amplitudes del primer pico simulado. La Tabla 1 resume las amplitudes de los primeros picos medidos y simulados. La concordancia entre las simulaciones y las mediciones de SEED es muy buena.

1.03

Tabla 1: Primer pico de corriente en la placa de evaluación (Figura 14)

Vemos que el uso de una protección con pilares de Cu mejora el rendimiento ESD del sistema al disminuir la corriente residual en un 30%. La mejor protección la ofrece un estrangulador de modo común, que reduce la corriente residual en un factor de >10. La razón principal de este rendimiento mejorado es que el estrangulador de modo común agrega inductancia adicional entre la protección y el SoC. Sin embargo, debido a las bobinas acopladas, la inductancia para las señales USB3 diferenciales es muy pequeña, lo que implica que la integridad de la señal sigue siendo muy buena.

¿Qué significa esta solución en términos de kV?

Las soluciones propuestas se verificaron en las placas USB3 mediante pruebas HMM. A modo de comparación, las pruebas se repitieron con la protección de alambre original. Los resultados se resumen en la Tabla 2. Las dos primeras columnas muestran las corrientes de paso y de falla en el primer pico. La tercera columna muestra la corriente de falla esperada, basada en la reducción simulada del primer pico (Tabla 1). Existe una buena concordancia entre las corrientes de falla simuladas y observadas, lo que confirma que la distribución de corriente inductiva es un buen modelo para explicar la efectividad relativa de las diferentes protecciones.

2.4

Tabla 2: Resultados de las pruebas de pistola y HMM de las soluciones propuestas

Las dos últimas columnas de la Tabla 2 muestran los voltajes de aprobación y falla observados de las diferentes soluciones durante la prueba de pistola (NoiseKen, disparos únicos, positivo). El uso de las protecciones con pilares de Cu aumenta el nivel de paso ESD (pistola) a más de 6 kV. El uso del estrangulador de modo común aumenta la robustez de ESD a 15 kV. Los resultados de HMM son consistentes con los resultados de la prueba de pistola.

Para una prueba de pistola real, se deben probar las polaridades positiva y negativa, generalmente 10x en cada configuración. Para polaridades negativas, el SoC es menos sensible (el primer pico de corriente de falla durante HMM es Ifail ≈ 5.4 A. Por lo tanto, el voltaje de falla general está determinado por la falla de polaridad positiva.

¿Cuáles son las recomendaciones básicas?

Se ha demostrado que la causa raíz de la falla temprana de una placa USB3 es una corriente residual excesiva durante el primer pico de la descarga del HMM. La protección activa y absorbe el segundo pico de la descarga pero el primer pico no está suficientemente suprimido. Esto se debe a una distribución de corriente inductiva entre la protección y el SoC.

El uso de una protección con menor inductancia (con pilares de Cu sin plomo) mejora la robustez ESD a 6 kV. El uso de un estrangulador de modo común aumenta aún más la solidez de ESD a 15 kV, porque el estrangulador de modo común agrega inductancia adicional entre la protección y el SoC. Sin embargo, debido a las bobinas acopladas, la inductancia para las señales USB3 diferenciales es muy pequeña, lo que implica que la integridad de la señal sigue siendo muy buena.

En una nota final, se encontró que los muchos artefactos de armas que se descubrieron hacen que los resultados de las pruebas de armas sean irreproducibles. Por lo tanto, se recomienda caracterizar las placas de aplicación de alta velocidad, como las placas USB3, mediante HMM de 50 Ω.

Referencias

guido notemans es ESD Fellow en Nexperia Semiconductors en Hamburgo. Se graduó en física experimental en la Universidad de Utrecht en 1980 y recibió su doctorado en física de plasma en 1984. Luego se unió a Philips Semiconductors, donde desarrolló láseres de semiconductores III-V en Philips Research Labs en Eindhoven. Desde 1995 trabajó como director sénior de ESD para Philips Semiconductors. En 1999 se incorporó a Infineon Fiber Optics en Berlín como director de I+D para dispositivos electroópticos. En 2005, regresó al campo de ESD con Philips Semiconductors Zurich, que se convirtió en NXP en 2006. En 2013, el Dr. Notermans se mudó a Hamburgo para desarrollar protección ESD independiente (fuera del chip) en los productos estándar BU de NXP, que ahora es Nexperia. Se le puede contactar en [email protected].

La Asociación EOS/ESD es el mayor grupo de la industria dedicado al avance de la teoría y la práctica de la evitación de ESD, con más de 2000 miembros en todo el mundo. Los lectores pueden obtener más información sobre la Asociación y su trabajo en www.esda.org.

esdguido notermansinterfaz de alta velocidadusb de alta velocidadmayo de 2018pruebas

Su dirección de correo electrónico no será publicada.

Comentario

Nombre*

Correo electrónico*

Sitio web

Guarde mi nombre, correo electrónico y sitio web en este navegador para la próxima vez que comente.

D